Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.
Na implementação de um PLL (phase-locked loop) em modo
misto usando Verilog HDL, é aconselhável utilizar o mesmo
conjunto de primitivas e elementos de modelagem
empregados para blocos digitais, como flip-flops e lógica
combinacional, para garantir a coerência na representação do
comportamento do sistema de controle de fase e frequência.