Questões

Dez

Seis

Quatro

Dezesseis

Processadores RISC utilizam com mais frequência o cache e a memória principal, enquanto os CISC utilizam mais os registradores.

As instruções na arquitetura CISC são de tamanho fixo enquanto no RISC têm tamanho variável.

Na arquitetura CISC, o acesso aos dados se dá via memória enquanto na arquitetura RISC se dá via registradores.

O projeto da arquitetura CISC tem o seu foco na velocidade enquanto no RISC o foco é a flexibilidade.

O RISC dispõe de uma quantidade de instruções menor quando comparado ao CISC.

a primeira afirmação é falsa, e a segunda é verdadeira.

a primeira afirmação é verdadeira, e a segunda é falsa.

as duas afirmações são verdadeiras, e a segunda não justifica a primeira.

as duas afirmações são falsas.

as duas afirmações são verdadeiras, e a segunda justifica a primeira.

CERTO

ERRADO

matricial, geralmente denominado processador MIMD (Multiple Instruction, Multiple Data).

vetorial, geralmente denominado processador SISD (Single Instruction, Single Data).

matricial, geralmente denominado processador SISD (Single Instruction, Single Data).

matricial, geralmente denominado processador SIMD (Single Instruction, Multiple Data).

vetorial, geralmente denominado processador MIMD (Multiple Instruction, Multiple Data).

arquiteturas CISC puderam ser incorporadas em chips de arquitetura RISC, como o Sun UltraSparc.

arquiteturas RISC acabaram provando ser mais lentas por causa do aumento da velocidade da memória principal.

arquiteturas RISC puderam ser incorporadas em chips de arquitetura CISC, como no Intel 486.

primeiros microprocessadores RISC, como MIPS e UltraSparc, nunca foram incorporados a computadores reais, o que ocasionou o descrédito da arquitetura RISC.

arquiteturas RISC se mostraram adequadas apenas para implementação em GPUs.

CERTO

ERRADO

I-2, I-3, I-4, II-1

II-2, II-1, II-3, I-4

II-2, I-1, I-3, I-4

I-2, II-1, II-3, II-4

A aceleração é alcançada principalmente através da utilização de caches maiores nos aceleradores, reduzindo assim o tempo de acesso à memória principal.

A aceleração usando aceleradores é limitada pela dependência de instruções, tornando difícil a utilização eficiente de múltiplos núcleos de processamento. 

A paralelização usando aceleradores depende da utilização de unidades de processamento gráfico (GPUs) para executar tarefas computacionais de forma massivamente paralela. 

A paralelização usando aceleradores envolve exclusivamente a utilização de múltiplos núcleos de CPU em um único processador para aumentar o desempenho computacional. 

A paralelização usando aceleradores é menos eficaz do que a utilização de múltiplos processadores em paralelo, pois os aceleradores têm menor capacidade de processamento.

Na arquitetura CISC, um conjunto reduzido de janelas atuando como uma área de memória pequena, de armazenamento temporário e de acesso rápido é usado para manter um subconjunto das variáveis que provavelmente devem ser utilizadas mais frequentemente. Esse conjunto é denominado memória cache.

Na arquitetura RISC, registradores de parâmetro são usados para trocar informações sobre parâmetros e resultados com o procedimento de nível inferior seguinte, que é chamado pelo procedimento corrente.

A arquitetura CISC possui um conjunto reduzido de registradores, sendo de responsabilidade do compilador a otimização do processamento. Nesse tipo de arquitetura, o objetivo do compilador é manter em memória, em vez de em registradores, os operandos requeridos no maior número possível de computações, para minimizar operações de transferência de dados entre a memória e os registradores.

Na arquitetura RISC, em dado momento, diversas janelas de registradores estão visíveis, endereçadas como se fossem o único conjunto de registradores disponíveis.

Na arquitetura RISC, o armazenamento das variáveis globais, que são usadas por mais de um procedimento, pode ser realizado da seguinte forma: o compilador aloca na memória todas as variáveis globais de um programa e todas as instruções de máquina que usam essas variáveis devem acessar os operandos na memória. Outra maneira de armazenar essas variáveis é por meio da incorporação no processador de um conjunto fixo de registradores globais.