Questões

à quantidade de núcleos (cores) de um processador.

ao sistema em que a saída de um programa é direcionado para a entrada de outro programa do mesmo usuário.

às conexões de acesso direto à memória de dispositivos periféricos de alto desempenho.

às unidades funcionais que processam dados dentro de um núcleo ou processador.

às unidades lógicas e aritméticas para cálculos utilizando números inteiros e/ou fracionários.

Paralelismo

Encadeamento de instruções

Multithreading

Multitasking

Segmentação de instruções

CERTO

ERRADO

O paralelismo de instruções refere-se à capacidade do processador de executar várias instruções simultaneamente. Em arquiteturas superescalares, isso é alcançado por meio da execução simultânea de várias instruções em diferentes unidades funcionais, enquanto em pipelines, o paralelismo é obtido pela divisão da execução de uma instrução em várias etapas sequenciais.

Arquiteturas superescalares utilizam pipelines para melhorar o desempenho dos processadores. A principal característica dessas arquiteturas é a execução sequencial das instruções em um pipeline, o que elimina a necessidade de múltiplas unidades funcionais.

Arquiteturas superescalares e pipeline são conceitos mutuamente exclusivos. Enquanto as arquiteturas superescalares se concentram na execução simultânea de várias instruções em diferentes pipelines, o pipeline se limita à execução de uma única instrução por vez, dividida em estágios.

Pipelines são técnicas que permitem a execução de uma única instrução por ciclo de clock. Arquiteturas superescalares aumentam a eficiência dos pipelines ao permitir a execução de múltiplas instruções em um único ciclo de clock.

O paralelismo de instruções é limitado pelo número de estágios no pipeline e não tem relação com a quantidade de unidades funcionais disponíveis. Arquiteturas superescalares, por outro lado, podem melhorar o desempenho ao introduzir múltiplos pipelines, cada um dedicado a um tipo específico de instrução.

hyper-threading

turbo boost

cachê

stacking

pipelining

uma maior taxa de instruções executadas por unidade de tempo.

a detecção e a correção de erros na memória RAM.

a detecção de erros na memória RAM, sem a possibilidade de corrigi-los.

um espaço de armazenamento temporário interno menor no processador.

um tempo de execução médio maior das instruções aritméticas.

CERTO

ERRADO

CERTO

ERRADO

suporte a uma ampla variedade de modos de endereçamento;

implementação de um pipeline de instruções de cinco estágios;

utilização de uma arquitetura CISC;

suporte a operações de ponto flutuante no conjunto de instruções;

otimização para computação em nuvem através de processamento paralelo.

arquitetura Harward.

Duplicação do estágio de decodificação do Pipeline.

Memória Cache L3.

Memória Cache L2.

Redundância do estágio de execução do Pipeline.