Ícone Questionei
QuestõesDisciplinasBancasDashboardSimuladosCadernoRaio-X
Logo Questionei

Links Úteis

  • Início
  • Questões
  • Disciplinas
  • Simulados

Legal

  • Termos de Uso
  • Termos de Adesão
  • Política de Privacidade

Disciplinas

  • Matemática
  • Informática
  • Português
  • Raciocínio Lógico
  • Direito Administrativo

Bancas

  • FGV
  • CESPE
  • VUNESP
  • FCC
  • CESGRANRIO

© 2026 Questionei. Todos os direitos reservados.

Feito com ❤️ para educação

Logo Questioneiquestionei.com
  1. Início/
  2. Questões

Questões

Explore as questões disponíveis e prepare-se para seus estudos!

Filtros

Disciplina
Tema
Cargo
Dificuldade
Banca
Ano
Organização

Excluir questões:

Filtrar por:

Seus filtros aparecerão aqui.

10 por página

1

457941202077336
Ano: 2021Banca: QuadrixOrganização: CRT-01Disciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho
A execução de várias instruções simultaneamente no processador recebe o nome de 
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

2

457941200062411
Ano: 2018Banca: VUNESPOrganização: IPSMDisciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho
Uma arquitetura de computador apresenta o seu processador implementado com a técnica de pipeline. Essa técnica possibilita
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

3

457941201866218
Ano: 2022Banca: FCCOrganização: TRT - 22ª Região (PI)Disciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho
Em arquiteturas que trabalham com paralelismo ao nível de instruções, existe a execução em pipeline. O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela. Considere o funcionamento de um pipeline de 5 estágios:  

O estágio 1 busca a instrução da memória e a armazena em um buffer até o momento de executá-la.
No estágio A ocorre a execução da instrução utilizando os dados.
No estágio B ocorre a busca dos operandos na memória ou nos registradores.
No estágio C o resultado do processamento é escrito em um registrador.
No estágio D ocorre a decodificação da instrução, determinando tipo e operandos.

Os estágios A, B, C e D correspondem, correta e respectivamente, a 

Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

4

457941201971879
Ano: 2012Banca: CESPE / CEBRASPEOrganização: ANACDisciplina: Hardware e Arquitetura de ComputadoresTemas: Arquitetura de Processadores: RISC, CISC, WISC e Microprocessadores | Fluxo de Trabalho
Texto associado
Em relação aos sistemas de numeração, à organização e à arquitetura de computadores, julgue os itens a seguir.

Uma das características das arquiteturas RISC é a utilização em larga escala de pipelining.

Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

5

457941200118895
Ano: 2020Banca: INSTITUTO AOCPOrganização: Prefeitura de Novo Hamburgo - RSDisciplina: Hardware e Arquitetura de ComputadoresTemas: Unidades de Processamento Central | Fluxo de Trabalho
A técnica de segmentação de instruções criada para otimizar a operação da CPU recebe o nome de
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

6

457941202067036
Ano: 2019Banca: IF-MSOrganização: IF-MSDisciplina: Hardware e Arquitetura de ComputadoresTemas: Unidades de Processamento Central | Fluxo de Trabalho
Em geral, podemos dizer que a emissão da instrução ocorre quando ela é movida do estágio da decodificação para o primeiro estágio de execução do pipeline. Essencialmente, o processador está tentando “olhar’ para frente do ponto atual de execução para localizar instruções que podem ser trazidas para o pipeline e executadas. Três tipos de ordenação são importantes nessa consideração:

I. A ordem em que as instruções são lidas.
II. A ordem em que as instruções são executadas.
III. A ordem em que as instruções atualizam o conteúdo dos registradores e as posições de memória.
IV. A missão fora de ordem com conclusão fora de ordem.

Dentre as afirmações apresentadas acima, quais podemos considerar corretas?
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

7

457941200311024
Ano: 2012Banca: UPENET/IAUPEOrganização: JUCEPEDisciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho
Pipelining é uma técnica de projeto, em que o hardware processa mais de uma instrução de cada vez, sem esperar que uma instrução termine antes de começar a próxima. Sobre esse assunto, analise os itens abaixo:
I. Numa máquina sem pipeline, os quatro estágios básicos de uma instrução compreendem: busca, decodificação, execução e atualização. Esses estágios não existem em uma máquina com pipeline.
II. O pipeline alivia o tempo de latência das instruções.
III. O pipeline melhora o throughput global.

Assinale a alternativa CORRETA.
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

8

457941201788409
Ano: 2013Banca: CESPE / CEBRASPEOrganização: INPIDisciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho
Texto associado
Com relação a conceitos de hardware e software em computadores pessoais, julgue os itens subsequentes.


Caso o microprocessador utilize a técnica denominada pipeline, ele não terá a capacidade de processar partes de diferentes instruções simultaneamente, pois a principal característica dessa técnica é a execução rápida e eficiente de apenas uma instrução inteira por vez.
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

9

457941201158162
Ano: 2019Banca: CCV-UFCOrganização: UFCDisciplina: Hardware e Arquitetura de ComputadoresTemas: Unidades de Processamento Central | Fluxo de Trabalho
Marque a alternativa errada a respeito de processadores baseados em pipelines.
Gabarito comentado
Anotações
Marcar para revisão
Reportar erro

10

457941201040633
Ano: 2019Banca: FCCOrganização: TRF - 4ª REGIÃODisciplina: Hardware e Arquitetura de ComputadoresTemas: Fluxo de Trabalho | Arquitetura de Sistemas

Determinado tipo de arquitetura explora o paralelismo de instrução ou Instrucion Level Parallelism (ILP). As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline.


Estas são características da arquitetura

Gabarito comentado
Anotações
Marcar para revisão
Reportar erro
..
Logo Questioneiquestionei.com