O IBM zSystems oferece suporte a mais transações simultâneas e níveis mais altos de taxa de transferência (E/S), em comp...

No desenvolvimento de aplicações com CUDA, uma das estratégias recomendadas para a otimização de desempenho é a minimização do uso da memória comparti...

Processadores de arquitetura CISC possuem cache secundária L2 integrada na pastilha do processador.

No método de endereçamento direto, a instrução contém o endereço da memória onde o dado está localizado.

O método de paridade de bits em memórias pode ser utilizado para detectar, mas não corrigir, erros em memórias.

Na computação paralela, todos os processadores estão presentes no mesmo circuito integrado, enquanto, na computação distribuída, cada processador enco...

Acerca dos microcomputadores, julgue os itens que se seguem.Os processadores de arquitetura CISC (complex instruction set computer, ou computador com ...

Os dispositivos de entrada e saída usam 1 byte como unidade padrão de transferência de dados, isto é, transferem 1 byte de dados por vez.

Durante a compilação de um código-fonte, a fase do compilador que é responsável por produzir uma sequência de tokens é a

Na técnica denominada pipeline, o processador é organizado de forma que não haja execução simultânea de partes de diferentes instruções.

Considere um computador em que cada palavra de memória tenha 32 bits e o contador de instruções tenha valor 300. Nessa situação, nos ciclos de instruç...